-
關(guān)于研旭
-
-
服務(wù)支持
產(chǎn)品展示
PRODUCTS
64路PWM同步控制板
PWM控制板采用雙核CPU，分別為DSP和FPGA。其中DSP在系統(tǒng)中起到橋接的作用，PWM波形由FPGA產(chǎn)生。由DSP 接收網(wǎng)口所發(fā)數(shù)據(jù)包，解析后將頻率和占空比的數(shù)據(jù)實(shí)時(shí)發(fā)送給FPGA, FPGA根據(jù)收到DSP的數(shù)據(jù)后產(chǎn)生相應(yīng)的PWM波形。
關(guān)鍵詞：
PWM控制
嵌入式
FPGA
所屬分類(lèi)：
嵌入式開(kāi)發(fā)板
聯(lián)系我們
產(chǎn)品描述
▌產(chǎn)品特點(diǎn)
DSP和FPGA雙CPU聯(lián)合控制系統(tǒng)，DSP采用TI公司的TMS320F28335, FPGA采用的是ALTERA公司的EP1C3T144C8,該系統(tǒng)設(shè)計(jì)充分考慮了DSP和FPGA各自的優(yōu)缺點(diǎn)，通過(guò)地址總線和數(shù)據(jù)總線將處理器結(jié)合在- -起的DSP+FPGA雙核架構(gòu)，可以靈活地在系統(tǒng)中配置運(yùn)行模式。
DSP和FPGA雙CPU聯(lián)合控制系統(tǒng)，是我公司成熟的一個(gè)工業(yè)控制方案，可可靠運(yùn)行，方便用戶進(jìn)行二次開(kāi)發(fā)。控制系統(tǒng)適用于電力電子、電機(jī)驅(qū)動(dòng)控制、電力測(cè)控保護(hù)、自動(dòng)化控制等領(lǐng)域。在開(kāi)發(fā)過(guò)程中，工程師只需專(zhuān)注上層應(yīng)用，降低了開(kāi)發(fā)難度和時(shí)間成本，從而實(shí)現(xiàn)產(chǎn)品的快速開(kāi)發(fā)上市，多方位的技術(shù)支持協(xié)助工程師進(jìn)行底板設(shè)計(jì)和調(diào)試以及多核軟件的開(kāi)發(fā)。
——多達(dá)64路PWM,PWM由FPGA編程后輸出。
——10/ 100M以太網(wǎng)口， 采用W5300, 支持固件TCP/IP協(xié)議: TCP，UDP, ICMP,IPv4, ARP，IGMP， PPoE, Etherneto
TMS320F28335的特點(diǎn)
采用高性能32位浮點(diǎn)DSP28335,主頻是150MHz,方便電機(jī)控制，電力設(shè)備控制及工業(yè)控制等。
片上存儲(chǔ)器
FLASH 256K X 16位SRAM 34K X 16位BOOT ROM 8K X 16位OPT ROM 1K X 16位
其中FLASH、OPT ROM受口令保護(hù)，可以保護(hù)用戶程序。
片上外設(shè)
PWM 12路HRPWM 6路Q(chēng)EP 2通道
ADC 2X8通道，12位， 80ns轉(zhuǎn)換時(shí)間，0- -3V輸入量程
SCI 3通道
MCBPS 2通道
CAN 2通道
SPI 1通道
IIC 1通道
▌W5300特點(diǎn)
一支持 固件TCP/IP協(xié)議: TCP，UDP，ICMP, IPv4, ARP， IGMP, PPPoE,Ethernet
一支持8個(gè) 獨(dú)立端口同時(shí)工作
一高速網(wǎng)絡(luò)數(shù)據(jù)傳輸，速率可達(dá)到50Mbps
一支持混合網(wǎng)絡(luò)TCP/IP協(xié)議棧(軟 件/硬件TCP/IP協(xié)議棧)
一支持ADSL連接 (支持帶P AP/CHAP認(rèn)證模式的PPoE協(xié)議)
一不支持IP分片功能
一內(nèi)部128K字節(jié)存儲(chǔ)器用于數(shù)據(jù)通信(內(nèi)部TX/RX存儲(chǔ)器)
一根據(jù)端口通信數(shù)據(jù)吞吐量動(dòng)態(tài)調(diào)整內(nèi)部TX/RX存儲(chǔ)器的分配
一支持存儲(chǔ)器到存儲(chǔ)器的DMA功能(只有16位數(shù)據(jù)總線寬度才支持，從模式)
一內(nèi)嵌10BaseT/100BaseTX的以太網(wǎng)物理層
一支持自動(dòng)握手功能(全雙工，半雙工)
一支持 自動(dòng)MDI/MDIX (信號(hào)線極性交叉)
一支持LED網(wǎng)絡(luò)指示 (TX, RX，全雙工/半雙工，IP地址沖突，網(wǎng)絡(luò)連接和網(wǎng)絡(luò)速度)
一支持第三方物理 (PHY) 接口一支持8/16位數(shù)據(jù)總線
一支持2種主機(jī)接口模式 (直接訪問(wèn)模式和間接訪問(wèn)模式)
一外部25MHz工作頻率 (給內(nèi)部鎖相環(huán)邏輯電路，周期40ns)
一內(nèi)部鎖相環(huán)時(shí)鐘輸出150MHz (鎖相環(huán)時(shí)鐘，周期大約為6.67ns)
一網(wǎng)絡(luò)工作頻率：25MHz（100BaseTX）或2.5MHz（10BaseTX）
一3.3V工作電壓，I/O口可承受5v電壓
一內(nèi)部帶1.8V電壓調(diào)整器
一0.18um的CMOS工藝
一LQFP-100，14*14mm無(wú)鉛封裝
▌PWM控制器程序說(shuō)明
PWM控制板采用雙核CPU，分別為DSP和FPGA。其中DSP在系統(tǒng)中起到橋接的作用，PWM波形由FPGA產(chǎn)生。由DSP 接收網(wǎng)口所發(fā)數(shù)據(jù)包，解析后將頻率和占空比的數(shù)據(jù)實(shí)時(shí)發(fā)送給FPGA, FPGA根據(jù)收到DSP的數(shù)據(jù)后產(chǎn)生相應(yīng)的PWM波形。
▌ADC采集器程序說(shuō)明
DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性適于模塊化設(shè)計(jì)，從而能夠提高算法效率;同時(shí)其開(kāi)發(fā)周期較短,系統(tǒng)易于維護(hù)和擴(kuò)展。
例如,一個(gè)由DSP+FPGA結(jié)構(gòu)實(shí)現(xiàn)的實(shí)時(shí)信號(hào)處理系統(tǒng)中,低層的信號(hào)預(yù)處理算法處理的數(shù)據(jù)量大,對(duì)處理速度的要求高,但運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單適于用FPGA進(jìn)行硬件實(shí)現(xiàn)，,這樣能同時(shí)兼顧速度及靈活性。高層處理算法的特點(diǎn)是所處理的數(shù)據(jù)量較低層算法少，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)大的DSP芯片來(lái)實(shí)現(xiàn)。
FPGA可以完成模塊級(jí)的任務(wù)起到DSP的協(xié)處理器的作用。它的可編程性使它既具有專(zhuān)用集成電路的速度,又具有很高的靈活性。
DSP具有軟件的靈活性;而FPGA具有硬件的高速性,從器件上考察,能夠滿足處理復(fù)雜算法的要求。這樣DSP+FPGA的結(jié)構(gòu)為設(shè)計(jì)中如何處理軟硬件的關(guān)系提供了- -個(gè)較好的解決方案。同時(shí)該系統(tǒng)具有靈活的處理結(jié)構(gòu),對(duì)不同結(jié)構(gòu)的算法都有較強(qiáng)的適應(yīng)能力,尤其適合實(shí)時(shí)信號(hào)處理任務(wù)。
微信公眾號(hào)
